LED顯示屏相比其他顯示技術，具有自發(fā)光、色彩還原度優(yōu)異、刷新率高、省電、易于維護等優(yōu)勢。高亮度、通過拼接可實現(xiàn)超大尺寸這兩個特性，是led顯示屏在過去二十年高速增長的決定性因素。在超大屏幕室外顯示領域，迄今還沒有其他技術能夠與LED顯示技術相抗衡。

但是在過去，led顯示屏也有其不足，比如封裝燈珠之間間距大，造成分辨率較低，不適合室內和近距離觀看。為了提高分辨率，必需縮小燈珠之間間距，但是燈珠的尺寸縮小，雖然能夠提升整屏分辨率，成本也會快速上升，過高的成本影響了小間距led顯示屏的大規(guī)模商業(yè)應用。

近幾年來，借助于芯片制造和封裝廠商、IC電路廠商和屏幕制造廠商等的多方努力，單封裝器件成本越來越低，LED封裝器件越來越小，顯示屏像素間距越來越小、分辨率越來越高，使得小間距led顯示屏在戶內大屏顯示方面的優(yōu)勢越來越明顯。

目前，小間距LED主要應用于廣告?zhèn)髅健Ⅲw育場館、舞臺背景、市政工程等領域，并且在交通、廣播、軍隊等領域不斷開拓市場。預計到2018年，市場規(guī)模接近百億?？梢灶A測，在未來幾年內，小間距led顯示屏將不斷擴展市場份額，并擠占DLP背投的市場空間。據光大證券研究所預測，到2020年，小間距led顯示屏對DLP背投的替代率將達到70%~80%。

筆者從業(yè)于藍綠LED芯片制造行業(yè)，從事產品開發(fā)工作多年。下面從產品設計、工藝技術的角度來論述小間距led顯示屏的發(fā)展對藍綠LED芯片提出的需求，以及芯片端可能采取的應對方案。

  二、小間距led顯示屏對LED芯片提出的需求 

作為led顯示屏核心的LED芯片，在小間距LED發(fā)展過程中起到了至關重要的作用。小間距led顯示屏目前的成就和未來的發(fā)展，都依賴于芯片端的不懈努力。

一方面，戶內顯示屏點間距從早期的P4，逐步減小到P1.5，P1.0，還有開發(fā)中的P0.8。與之對應的，燈珠尺寸從3535、2121縮小到1010，有的廠商開發(fā)出0808、0606尺寸，甚至有廠商正在研發(fā)0404尺寸。

眾所周知，封裝燈珠的尺寸縮小，必然要求芯片尺寸的縮小。目前，市場常見小間距顯示屏用藍綠芯片的表面積為30mil2 左右，部分芯片廠已經在量產25mil2 ，甚至20mil2 的芯片。

另一方面，芯片表面積的變小，單芯亮度的下降，一系列影響顯示品質的問題也變得突出起來。

首先是對于灰度的要求。與戶外屏不同，戶內屏需求的難點不在于亮度而在于灰度。目前戶內大間距屏的亮度需求是1500 cd/m2 -2000 cd/m2左右，小間距led顯示屏的亮度一般在600 cd/m2 -800 cd/m2 左右，而適宜于長期注目的顯示屏最佳亮度在100 cd/m2 -300cd/m2 左右。

目前小間距LED屏幕的難題之一是“低亮低灰”。即在低亮度下的灰度不夠。要實現(xiàn)“低亮高灰”，目前封裝端采用的方案是黑支架。由于黑支架對芯片的反光偏弱，所以要求芯片有足夠的亮度。

其次是顯示均勻性問題。與常規(guī)屏相比，間距變小會出現(xiàn)余輝、第一掃偏暗、低亮偏紅以及低灰不均勻等問題。目前，針對余輝、第一掃偏暗和低灰偏紅等問題，封裝端和IC控制端都做出了努力，有效的減緩了這些問題，低灰度下的亮度均勻問題也通過逐點校正技術有所緩解。但是，作為問題的根源之一，芯片端更需要付出努力。具體來說，就是小電流下的亮度均勻性要好，寄生電容的一致性要好。

第三是可靠性問題?，F(xiàn)行行業(yè)標準是LED死燈率允許值為萬分之一，顯然不適用于小間距led顯示屏。由于小間距屏的像素密度大，觀看距離近，如果一萬個就有1個死燈，其效果令人無法接受。未來死燈率需要控制在十萬分之一甚至是百萬分之一才能滿足長期使用的需求。

總的來說，小間距LED的發(fā)展，對芯片段提出的需求是：尺寸縮小，相對亮度提升，小電流下亮度一致性好，寄生電容一致性好，可靠性高。

  三、芯片端的解決方案  

1. 尺寸縮小芯片尺寸縮小

表面上看，就是版圖設計的問題，似乎只要根據需要設計更小的版圖就能解決。但是，芯片尺寸的縮小是否能無限的進行下去呢？答案是否定的。有如下幾個原因制約著芯片尺寸縮小的程度：

（1）封裝加工的限制。封裝加工過程中，兩個因素限制了芯片尺寸的縮小。一是吸嘴的限制。固晶需要吸取芯片，芯片短邊尺寸必須大于吸嘴內徑。目前有性價比的吸嘴內徑為80um左右。二是焊線的限制。首先是焊線盤即芯片電極必須足夠大，否則焊線可靠性不能保證，業(yè)內報道最小電極直徑45um；其次是電極之間的間距必須足夠大，否則兩次焊線間必然會相互干擾。

（2）芯片加工的限制。芯片加工過程中，也有兩方面的限制。其一是版圖布局的限制。除了上述封裝端的限制，電極大小，電極間距有要求外，電極與MESA距離、劃道寬度、不同層的邊界線間距等都有其限制，芯片的電流特性、SD工藝能力、光刻的加工能力決定了具體限制的范圍。通常，P電極到芯片邊緣的最小距離會限定在14μm以上。

其二是劃裂加工能力的限制。SD劃片+機械裂片工藝都有極限，芯片尺寸過小可能無法裂片。當晶圓片直徑從2英寸增加到4英寸、或未來增加到6英寸時，劃片裂片的難度是隨之增加的，也就是說，可加工的芯片尺寸將隨之增大。以4寸片為例，如果芯片短邊長度小于90μm，長寬比大于1.5:1的，良率的損失將顯著增加。

基于上述原因，筆者大膽預測，芯片尺寸縮小到17mil2后，芯片設計和工藝加工能力接近極限，基本再無縮小空間，除非芯片技術方案有大的突破。

2. 亮度提升

亮度提升是芯片端永恒的主題。芯片廠通過外延程式優(yōu)化提升內量子效應，通過芯片結構調整提升外量子效應。

不過，一方面芯片尺寸縮小必然導致發(fā)光區(qū)面積縮小，芯片亮度下降。另一方面，小間距顯示屏的點間距縮小，對單芯片亮度需求有下降。兩者之間是存在互補的關系，但要留有底線。目前芯片端為了降低成本，主要是在結構上做減法，這通常要付出亮度降低的代價，因此，如何權衡取舍是業(yè)者要注意的問題。

3. 小電流下的一致性

所謂的小電流，是相對常規(guī)戶內、戶外芯片試用的電流來說的。如下圖所示的芯片I-V曲線，常規(guī)戶內、戶外芯片工作于線性工作區(qū)，電流較大。而小間距LED芯片需要工作于靠近0點的非線性工作區(qū)，電流偏小。

在非線性工作區(qū)，LED芯片受半導體開關閾值影響，芯片間的差異更明顯。對大批量芯片進行亮度和波長的離散性的分析，容易看到非線性工作區(qū)的離散性遠大于線性工作區(qū)。這是目前芯片端的固有挑戰(zhàn)。

應對這個問題的辦法首先是外延方向的優(yōu)化，以降低線性工作區(qū)下限為主；其次是芯片分光上的優(yōu)化，將不同特性芯片區(qū)分開來。

4. 寄生電容一致性

目前芯片端沒有條件直接測量芯片的電容特性。電容特性與常規(guī)測量項目之間的關系尚不明朗，有待業(yè)者去總結。芯片端優(yōu)化的方向一是外延上調整，一是電性分檔上的細化，但成本很高，不推薦。

5. 可靠性

芯片端可靠性可以用芯片封裝和老化過程中的各項參數來描述。但總的說來，芯片上屏以后的可靠性的影響因素，重點在ESD和IR兩項。

ESD是指抗靜電能力。據IC行業(yè)報道，50%以上芯片的失效與ESD有關。要提高芯片可靠性，必須提升ESD能力。但是，在相同外延片，相同芯片結構的條件下，芯片尺寸變小必然帶來ESD能力的削弱。這是與電流密度和芯片電容特性直接相關的，無法抗拒。

IR是指反向漏電，通常是在固定反向電壓下測量芯片的反向電流值。IR反映的是芯片內部缺陷的數量。IR值越大，則說明芯片內部缺陷越多。

要提升ESD能力和IR表現(xiàn)，必須在外延結構和芯片結構方面做出更多優(yōu)化。在芯片分檔時，通過嚴格的分檔標準，可以有效的把ESD能力和IR表現(xiàn)較弱的芯片剔除掉，從而提升芯片上屏后的可靠性。

四、總結

綜上，筆者分析了隨著小間距led顯示屏的發(fā)展，LED芯片端面臨的系列挑戰(zhàn)，并逐一給出了改善方案或方向。應該說，目前LED芯片的優(yōu)化還有很大的空間。如何提升，還待業(yè)者發(fā)揮聰明才智，持續(xù)不斷的努力。